[1주차 4일] 엔지닉 반도체 책으로 2021년 하반기 DS부문 생산관리 취업할거에요!

cafe.naver.com/winspec/menu/3582

엔지닉&위포트│이공계/문과취업,자기소개서,NCS,GSAT,면접 : 네이버 카페

<1주 4일차 오늘의 과제 안내>

1) 실리콘 반도체의 에너지 밴드 다이어그램을 설명 해주세요

독립된 원자 내의 불연속적인 에너지 준위는 원자간의 간격이 가까워짐에 따라 파울리의 배타율에 의해 각각의 에너지 준위가 나뉘어 밴드를 형성하게 된다, 실리콘의 경우 핵에서 가까운 1s에서 2p상태는 원자간 거리가 가까워져도 서로 영향을 거의 미치지 못하는 반면 최외각의 3s제곱, 3p제곱의 경우는 실제 원자간 거리까지 가까워지면 2n개의 상태와 6n개의 상태가 상위 4n 하위 4n개로 양분된다. 그리고 절대 온도 0k에서 모든 전자는 하위 4n개의 상태에만 존재하게 된다. 이렇게 전자로 가득 차 있는 하위 에너지 대역을 가전자대, 상부의 전자가 존재하지 않는 빈 에너지 대역을 전도대라고 하고, 두 대역 사이의 전자가 점유할 수 없는 에너지 준위를  Ec, 가전자대의 가장 높은 에너지 준위를 Ev로 표기한다. 실리콘의 경우는 1.12eV의 밴드갬을 갖는다. 전류의 형성을 위해서는 가전자대에 이슨 전자가 에너지를 받아 에너지 밴드갭을 뛰어넘어 전도대로 올라가 자유롭게 이동할 수 있어야 한다. 따라서 밴드 갭이 커서 전자의 이도잉 어려운 뭄ㄹ질을 절연체, 밴드갭이 매우 작아 전자가 자유롭게 이동합ㅎ으로써 전류가 잘 흐르는 물질을 전도체, 그리고 밴드갭이 부도체와 전도체의 중간 정도인 물질을 반도체로 정의할 수 잇다. 

2)DRAM의 Refresh와 관련하여 누설 전류에 대하여 설명해주세요.

셀 커패시터에 저장된 전하는 여러 경로를 통해 유출되며, 이 대문에 DRAM은 refresh 동작이 필요한 것이다. 셀 Tr의 PN 접합 누설전류는 고농도 도핑에 의한 고 전계 형성 또는 PN 접합의 결함에 의한 순수한 접합부 누설 전류이다. 이는 적절한 채널 도핑에 의한 전계 감소 및 적절한 열처리 공정 적용등으로 해결할 수 있다. 또 다른 하나는 GIDL로 SN 접합부의 농도 제어 및 적정 일 함수의 WL 소재 선택등이 될 수 있다. 또 하나는 GIDL로 SN접합부의 농도 제어 및 적절 일함수의 WL소재 선택 드이 대책이 될 수 있다. 다름은 셀 TR의 오프 사애 전류로 단채널 효과로 인한 낮은 문턱 전압이 주 원인이다.이때는 적절한 도핑 농동 설정과 문턱전압 제어 능력 개선을 위한 구조적인 대책이 필욯다. 게이터 산화막으로 흐르는 ㅜㄴ설전류는 thinning 등에 의해 발생한다. 이는 3차원 실 tr의 Si 결정면에 따라 균일한 산화막을 얻을 수 있는 라디컬 산화등으로 해결가능하다.